NVIDIA ha presentato NVHBM, una variante personalizzata della memoria HBM progettata per gli acceleratori AI sviluppati attraverso NVLink Fusion.
L’annuncio arriva mentre la crescita dei modelli di Intelligenza Artificiale aumenta la pressione su banda, consumi e superficie dei chip. La soluzione integra il memory controller direttamente nel base die dello stack HBM, invece di collocarlo sul die dell’acceleratore. Secondo NVIDIA, il risultato può arrivare al 30% di banda in più, al 15% di consumo HBM in meno e al 25% di area aggiuntiva disponibile sul die di calcolo rispetto a HBM4E. Sono dati dichiarati dal produttore e vanno quindi distinti dalle prestazioni misurate su prodotti commerciali. La disponibilità, inoltre, resta legata alla piattaforma NVLink Fusion.
Come funziona NVHBM e perché riduce l’area
La modifica principale riguarda la distribuzione della logica. Nelle implementazioni HBM tradizionali il controller risiede sul die dell’XPU, occupando superficie che potrebbe essere destinata a unità di calcolo, cache, SRAM o altre funzioni specializzate.
NVHBM sposta il controller nel base die dello stack 3D e utilizza una PHY personalizzata, riducendo la quantità di connessioni necessarie sul die principale. NVIDIA indica una riduzione fino al 67% dell’area occupata da PHY e logica di supporto rispetto allo standard JEDEC HBM4E. La stessa azienda stima fino all’80% di spazio utilizzabile in più nel layout dell’interposer. Sono valori architetturali, non un incremento automatico delle prestazioni: il beneficio dipende da come il progettista sfrutta lo spazio recuperato.
