L'evoluzione degli acceleratori per l'intelligenza artificiale sta portando l'industria dei semiconduttori a interrogarsi sui limiti della memoria HBM, soprattutto sul fronte dell'efficienza energetica e della capacità effettivamente ottenibile a partire dai wafer di silicio. La trasformazione dei wafer in stack HBM offre infatti una capacità utilizzabile inferiore rispetto alla DRAM tradizionale, mentre l'aumento della domanda di memoria da parte dei sistemi AI rende sempre più importante trovare architetture alternative.
Tra le tecnologie considerate dal settore figurano SRAM utilizzata per il decoding, Processor-In-Memory (PIM) integrato nella LPDDR, pooling della memoria attraverso CXL e, soprattutto, la DRAM 3D. Proprio quest'ultima è emersa come una delle soluzioni più interessanti durante Hot Chips 2026, dove AMD, d-Matrix, Samsung e SK hynix hanno presentato approcci basati sull'hybrid bonding, una tecnica di integrazione che elimina i tradizionali collegamenti saldati tra i diversi strati.
AMD ha fornito uno dei dati più significativi: secondo l'azienda, una 3D DRAM con hybrid bonding può arrivare a essere fino a 17 volte più efficiente dal punto di vista energetico rispetto a uno stack HBM convenzionale, considerando l'energia necessaria per trasferire un singolo bit. Si tratta di un dato che, se confermato in prodotti commerciali e in condizioni operative comparabili, potrebbe avere implicazioni rilevanti per l'architettura dei futuri acceleratori AI.
