Zur Vorstellung kommender KI-Beschleuniger könnte eine neue Abkürzung auftauchen: NVHBM. Nvidia vermarktet darunter eine Variante von herstellerangepasstem High Bandwidth Memory (Custom HBM4).
HBM4 teilt die Chiplagen mit dem Dynamic Random Access Memory (DRAM) sowie die unterste Logiklage zur Ansteuerung auf. Die Idee dahinter: So können Chiphersteller das neue Base-Die mit einem Fertigungsprozess produzieren, der auf Logikschaltungen optimiert ist. Speicherhersteller müssen den Teil nicht mit einem DRAM-optimierten Prozess fertigen. Die Aufteilung erlaubt herstellerspezifische Optimierungen im Base-Die.
Speicher-Controller ausgelagert
Nvidia bringt darin nicht nur die Ansteuerung des DRAMs unter, sondern integriert auch den Speicher-Controller. Der Controller nimmt dadurch keinen Platz mehr in der CPU, GPU oder im separaten I/O-Die ein. Nvidia geht damit einen Schritt weiter als AMD bei der Radeon-RX-7000-Serie. Bei der lagerte AMD GPU-Cache und Speicher-Controller in separate Chiplets aus.
Zur Kommunikation zwischen dem HBM und einem Compute-Die sieht Nvidia kleine NVLink-Schnittstellen vor, die eine Verbindung zwischen den Chips herstellen. Das Ganze ist Teil von Nvidias NVLink-Fusion-Plattform, mit der Partner entsprechende Interconnects integrieren können.
