TSMC ha commentato le voci emerse nelle scorse ore in merito alle soluzioni di packaging. Nonostante la rincorsa all'intelligenza artificiale abbia dato una spinta significativa allo sviluppo di nuovi processi produttivi, l'azienda ha sottolineato che CoPoS rappresenterà una via parallela, ma non sostituirà CoWoS neanche nel segmento degli acceleratori AI. Anzi, come riportato da Tom's Hardware USA, secondo TSMC i margini di miglioramento per CoWoS sono ancora ampi.
Secondo Kevin Zhang, senior vice president of business development and global sales e deputy co-COO di TSMC, le tecnologie di integrazione su pannello non raggiungono ancora il livello di complessità geometrica e la densità di interconnessione offerte dai processi su wafer. L'intero settore, e non soltanto TSMC, dispone infatti di strumenti di produzione molto più maturi nell'ambito del wafer-level packaging.
La roadmap di CoWoS prevede quindi ulteriori evoluzioni. TSMC sostiene di poter estendere questa tecnologia fino a configurazioni 14X e di arrivare a integrare addirittura 58 die di grandi dimensioni all'interno di un unico package. Si tratta di numeri che evidenziano come il packaging basato su wafer rappresenti ancora una soluzione competitiva per i processori destinati ai carichi di lavoro dell'AI.
