di
Sergio Donato
Non avendo accesso alla litografia avanzata, Huawei si getta nello spazio 3D logico. Con Tau Scaling Law e LogicFolding, promette più densità e meno ritardi nei segnali. Il primo banco di prova sarà il Kirin atteso in autunno
Huawei ha presentato al IEEE International Symposium on Circuits and Systems (ISCAS) di Shanghai la propria strada per migliorare i chip anche senza accesso alla litografia più avanzata. La chiama “Tau Scaling Law”, e la abbina a LogicFolding, architettura che debutterà in modo completo sui Kirin per smartphone attesi nel corso di questo autunno.
Come è noto, le restrizioni statunitensi hanno tagliato Huawei fuori dagli strumenti produttivi più avanzati e rendono l'annuncio anche pesante dal punto di vista politico. La società sostiene che, con il nuovo approccio, i chip di fascia alta potranno arrivare entro il 2031 a una densità di transistor equivalente ai processi a 14 angstrom, cioè 1,4 nanometri. TSMC e Intel prevedono quel nodo tra il 2028 e il 2029.Huawei impila verticalmente la logica del chip
