O novo princípio de design de chips da Huawei, focado em aumentar a velocidade de transmissão em vez de continuar reduzindo o tamanho dos semicondutores, oferece um caminho para que a China produza chips de ponta apesar das sanções dos Estados Unidos, embora ainda reste saber se a proposta representa de fato uma inovação revolucionária. Desde 2019, a China está impedida de importar as máquinas de litografia ultravioleta extrema (EUV) mais avançadas da ASML, o que limita a capacidade de suas fabricantes de chips de acompanhar líderes globais como a TSMC, de Taiwan, que dependem de processos de fabricação cada vez menores para tornar os chips mais poderosos. Por décadas, a indústria de semicondutores foi guiada pela chamada Lei de Moore — a observação de que o número de transistores em um microchip dobra aproximadamente a cada dois anos. Nesta semana, a Huawei apresentou uma abordagem alternativa: reduzir o tempo necessário para que sinais se movimentem pelos chips e por sistemas computacionais maiores, utilizando um princípio que chama de Lei de Escalonamento Tau. Sua principal técnica, chamada LogicFolding, busca organizar circuitos lógicos, analógicos e de memória em estruturas empilhadas e mais interconectadas, potencialmente aumentando a densidade, a eficiência e as velocidades de operação ao longo da próxima década. Os defensores da proposta veem nela uma forma de prolongar a evolução dos chips à medida que os avanços na manufatura começam a desacelerar. “Para a Huawei, os chips enfrentam duas restrições principais. Uma é inevitável: a Lei de Moore atingirá uma ‘parede’ física dentro da próxima década”, afirmou He Tingbo, presidente da divisão de semicondutores da Huawei, ao jornal chinês People's Daily nesta semana. “A outra é acidental, porque as restrições externas fizeram com que a Huawei encontrasse essa ‘parede’ antes de seus concorrentes”, disse ela, em provável referência às sanções dos EUA relacionadas à importação de equipamentos avançados de litografia EUV. Mas outros especialistas argumentam que a redução da latência sempre fez parte do projeto de semicondutores e que muitas das ideias apresentadas se assemelham a trabalhos já existentes em empilhamento tridimensional (3D), encapsulamento avançado e otimização de sistemas. “Isso é um avanço para a Huawei, mas não é uma ameaça para a TSMC”, disse o presidente-executivo da Nvidia, Jensen Huang, a jornalistas em Taipei na quinta-feira. “Há quanto tempo a TSMC utiliza empilhamento de chips e encapsulamento 3D? Quase 10 anos. A tecnologia da TSMC é muito avançada.” Na corrida para construir sistemas computacionais mais poderosos, a indústria de chips já adotou tecnologias avançadas de encapsulamento que empilham chips verticalmente. A TSMC está na vanguarda com sua tecnologia de encapsulamento SoIC, que permite integrar chiplets heterogêneos de forma mais estreita, reduzindo tamanho e aumentando desempenho. Fabricantes de memória como SK Hynix e Samsung Electronics também utilizam tecnologias avançadas de empilhamento e encapsulamento 3D para produzir chips de memória multicamadas — componentes essenciais para chips de inteligência artificial — e melhorar eficiência energética e desempenho. A Huawei acredita que o LogicFolding pode ir além das técnicas normalmente usadas em circuitos integrados 3D graças à capacidade de “dividir de forma extremamente refinada e cuidadosa os caminhos críticos dos circuitos lógicos em múltiplas camadas”, segundo Liao Heng, cientista-chefe da divisão de semicondutores da Huawei. Mas analistas da Bernstein alertaram, em relatório, que empilhar múltiplas camadas de chips aumenta a densidade de transistores, mas também eleva a densidade de potência e o risco de superaquecimento. O rendimento da produção e os custos também serão obstáculos à adoção da tecnologia, acrescentaram. O próprio roteiro tecnológico da Huawei aponta para esses desafios. He afirmou que a abordagem exigirá novas ferramentas de projeto de semicondutores adequadas a arquiteturas dobradas (“folded”), além de melhores formas de gerenciamento térmico em dispositivos que vão de smartphones a grandes centros de dados de IA. “Com uma metodologia que não otimiza a área no nível do chip, mas no nível do sistema com base no tempo, isso mudará drasticamente os requisitos de capacidade para os fornecedores de EDA (automação de projeto eletrônico)”, afirmou Handel H. Jones, presidente-executivo da International Business Strategies, durante um painel sobre a Lei Tau realizado na terça-feira. Os principais softwares de EDA produzidos por empresas como Cadence Design Systems e Synopsys desempenham papel crucial na criação dos projetos de dispositivos semicondutores sofisticados. Atenção no novo chip Kirin As afirmações mais concretas da Huawei se concentraram em um novo chip Kirin para smartphones, que será lançado ainda este ano e será o primeiro a utilizar a arquitetura LogicFolding. Em comparação com seu projeto anterior de camada única, o novo chip deverá aumentar a eficiência energética em 41% e elevar a velocidade máxima de operação em quase 13%, afirmou He durante discurso na segunda-feira. Esses números seriam significativos se alcançados em escala comercial. No entanto, a Huawei não divulgou informações sobre rendimento de produção, comparações de custos ou uma explicação clara de como esses ganhos se comparam aos chips concorrentes produzidos com processos de fabricação mais avançados. “Não há nada concreto que possa ser verificado de forma independente ou comparado com os concorrentes neste momento”, disse Lian Jye Su, analista-chefe da consultoria de tecnologia Omdia. — Foto: Jason Alden/Bloomberg