La rapida diffusione dei modelli di AI generativa sta mettendo sotto pressione l’intero settore dei semiconduttori, spingendo verso soluzioni che vadano oltre il semplice aumento delle dimensioni dei chip.
Le architetture tradizionali, infatti, faticano a garantire un equilibrio tra prestazioni elevate, consumi contenuti e costi sostenibili. In questo contesto, la ricerca industriale e accademica si sta concentrando su tecniche di integrazione tridimensionale sempre più avanzate. Tra queste, il chip stacking emerge come una delle strade più promettenti per migliorare l’efficienza dei sistemi AI, intervenendo direttamente su uno dei principali limiti delle piattaforme attuali: il trasferimento dei dati tra memoria e unità di calcolo.
Perché servono nuovi chip
I moderni modelli AI, in particolare quelli basati su reti neurali profonde e modelli linguistici di grandi dimensioni, richiedono l’elaborazione di quantità enormi di dati. Parliamo di miliardi, e talvolta trilioni, di parametri che devono essere continuamente letti, aggiornati e trasferiti tra memoria e processori. Sebbene le GPU abbiano rivoluzionato il calcolo parallelo, la memoria rappresenta ancora un limite critico.
Questo squilibrio è noto come memory wall: nei sistemi AI avanzati, il consumo energetico e il tempo necessari per spostare i dati possono superare quelli richiesti per il calcolo stesso. Di conseguenza, anche incrementi significativi della potenza computazionale rischiano di essere vanificati da colli di bottiglia legati alla comunicazione interna del chip.
