AMD ha reso ufficiale la serie EPYC 9006 Venice, una generazione di processori server che porta fino a 256 core e 512 thread per socket, confermando molte delle anticipazioni circolate nelle settimane precedenti.
La famiglia Venice si basa sull’architettura Zen 6 e sulla sua variante ad alta densità Zen 6c, con un approccio chiplet che AMD ha perfezionato rispetto a Turin (Zen 5). Le immagini e i rendering mostrati attorno al keynote Advancing AI di fine luglio 2026 confermano un package con otto CCD (Core Complex Die) disposti attorno a due die I/O centrali, ciascuno CCD da 32 core (realizzati come due Core Complex da 16 core), per arrivare al totale di 256 core e 512 thread nella configurazione di punta.
Questa organizzazione consente di aumentare la densità di calcolo senza passare a un unico die monolitico, mantenendo vantaggi in termini di resa produttiva, scalabilità e gestione dei costi.
AMD EPYC Venice: produzione, processo produttivo e memoria
Venice è il primo processore server HPC in produzione di volume su nodo TSMC N2 (2 nm), con transistor di tipo nanosheet che offrono migliori prestazioni a parità di consumo e una densità maggiore rispetto ai FinFET. AMD dichiara oltre il 70% di miglioramento in prestazioni ed efficienza rispetto a EPYC Turin e un aumento di oltre il 30% nella densità di thread sullo stesso footprint di socket.
